T H _ J T A G

Si vous créez un fichier JAM de configuration pour un composant FPGA
d'ALTERA, il faut en informer TH_JTAG, dans les cas suivants :
a) pourque l'applicatif de test doit posséder la fonction d'exécution
de ce fichier JAM avant tout test de signaux JTAG,
b) pour des signaux LVDS, le rÃ?le des cellules JTAG étant modifié,,
il faut en avertir le générateur automatique.

a) pour la version 3.70 de TH_JTAG (novembre 2006), il faudra
écrire dans le fichier UPD, le nouveau mot clef 'ISP_CONFIG', par
exemple : 'ISP_CONFIG MN1, MN2;'
b) les broches JTAG I/O dont la tension est modifiée par la
configuration (+1,8 volt par exemple), il n'y a aucune modification
du rÃ?le des cellules : input, output3 et control.
pour une paire de broches configurées en LVDS (ce mot clef existe
dans le fichier PIN issu de Quartus), la modification est la
suivante pour les cellules 'boundary' :
avant configuration :
Broche1 : input, output3, control
Broche2 : input, output3, control
après configuration en LVDS en sortie :
Broche1 : internal, output2, internal (broche P)
Broche2 : internal, internal, internal (broche N)
après configuration en LVDS en entrée :
Broche1 : input, internal, internal (broche P)
Broche2 : internal, internal, internal (broche N)
Les cellules ne changent pas de place dans le registre 'boundary'.

Si le générateur automatique n'est pas informé de ce changement
il génèrera pour la Broche1 et pour la Broche2 un test d'intégrité
(émission et réception sur la mÊme broche). Il est évident que ce
test ne fonctionnera pas du fait de la modification des cellules
en 'internal'.

Indiquez au logiciel TH_BSDL le nom du fichier BSDL générique (par
exemple EP1S25F1020.BSD), ainsi que le nom du fichier PIN de
configuration. Le logiciel génère un fichier résultant nommé
'DIFF_EP1S25F1020.BSD'